上海瑟如电子科技有限公司
TDC PL侧译码单元准备就绪！
TDC技术
/ 2020-11-16 16:10:20
SeruTek TDC 产生的时间戳数据由一个结构体定义，分为3部分。1，TDC 通道号；2，单位为ns的粗计数；3，单位为ps的精计数。在之前瑟如电子发布的TDC IP应用中，需要借助Zynq PS 或Microblaze 对TDC IP产生的测量原始数据进行译码，得到最终的时间戳数据。在实时、高通道测量应用如激光雷达测距中，如果能直接得到时间戳数据，则可以节省相当一部分PS的算力，减小数据处理的延时(latency)。基于这样的需求，我们开发了PL侧的译码IP。用户使用该译码IP，可在PL侧直接得到解码后的时间戳数据。用户可以将时间戳数据传入PS端或Mcroblaze进行后续的处理，也可以开发相应的PL侧数据处理模块。利用FPGA PL端强大的自定义能力，用户可以开发高度并行化的模块，甚至利用深度学习单元DPU对TDC IP产生的大量实时测量数据进行数据处理，从而实现低延迟的环境感知算法。相对于使用ASIC TDC 加后端处理的方式，SeruTek TDC将测量和处理集成在一块FPGA上，避免了ASIC TDC与后端处理芯片之间的传输瓶颈。因此，利用SeruTek TDC用户能够实现测量加处理的一体化解决方案，此方案的优势在于1. 简化的BOM；2. 更低的数据传输\处理时时延；3. 比ASIC更为强大的高速连续测量能力。
近期，SeruTek TDC 的适用芯片型号在原来的Artix，Kintex, Zynq-7000的基础上更增添了对Ultrascale/Ultrascale+ （Kintex和MPSoc） 的支持。用户可以选择资源更丰富、处理能力更为强大的FPGA打造测量加处理的一体化解决方案。
最新动态
- 采用瑟如TDC实现高精度双向时间比对（四）--测试结果分析 2019-11-02 15:10:15
- 采用瑟如TDC实现高精度双向时间比对（三）--实验数据 2019-11-01 23:28:42
- 采用瑟如TDC实现高精度双向时间比对（二）--实验设置 2019-11-01 23:00:57
- 采用瑟如TDC实现高精度双向时间比对（一）-- 基本原理 2019-11-01 22:07:19
- TDC PL侧译码单元准备就绪！ 2020-11-16 16:10:20
- SeruTek TDC在Kintex上实现160MHz的单通道连续触发！ 2020-07-12 22:52:27
- 瑟如电子现提供双通道TDC IP Core，开放免费评估 2020-06-17 11:09:34
- 瑟如电子科技发布基于Xilinx 7 Seriers FPGA/SoC的TDC产品 2019-10-08 08:53:05